Mas afinal, o que faz com que a vida útil decaia de forma tão dramática nos chips MLC e TLC? A questão reside na degradação da camada de óxido de silício entre o control gate e o floating gate, ao aumento no tempo de escrita conforme ela se degrada e a tolerância necessária para que o controlador possa armazenar dados na célula de forma confiável. Vamos começar repetindo o diagrama da célula de memória Flash que mostrei no início:
A camada de óxido de silício têm menos de 10 nm de espessura e é por isso bastante frágil. Toda vez que uma operação de escrita é realizada, começa-se aplicando uma tensão no substrato, o que faz com que os elétrons presos no floating gate se dissipem, limpando o conteúdo da célula. Concluído, ela pode ser reprogramada, o que é feito aplicando uma tensão elevada no control gate, mantendo o emissor e o coletor com uma tensão de 0V. O uso de uma tensão tão alta faz com que a barreira seja furada, permitindo que os elétrons fluam e sejam capturados no floating gate, processo batizado de tunneling.
O grande problema é que essa gravação “na marra” danifica a fina camada de óxido de silício, fazendo com que o elo entre os átomos se quebre e ele passe a armazenar uma carga negativa, que nega parte da carga positiva armazenada no floating gate. Com isso, uma tensão de 5V poderia passar a ser lida como 4V ou 3V por exemplo, levando a imprecisão nos dados gravados. A imprecisão aumenta com o tempo, até o ponto em que a célula excede o limite de tolerância e é descartada pelo controlador.
Os chips SLC armazenam apenas um bit por célula, o que significa uma diferença muito grande de tensão entre a gravação de um bit “0” e de um bit “1” e consequentemente uma grande margem de tolerância. Poderíamos ter uma tensão de 0V para um bit “0” e 5V ou mais para um bit “1” por exemplo. Com isso, o controlador pode continuar usando a célula até que ela atinja um nível avançado de degradação.
Os chips MLC por sua vez armazenam dois bits por célula (00, 01, 10 ou 11), o que significa 4 combinações possíveis. Podemos ter então 0V para um par de bits “00”, 1.66V para “01”, 3.33V para “10” e 5.0V para “11”. Nesse caso a tolerância é muito menor, já que uma diferença de apenas 1.0V causada pela degradação da célula já comprometeria a confiabilidade dos dados, fazendo com que as células precisem ser descartadas pelo controlador depois de um número muito menor de ciclos.
No caso dos TLC a situação se agrava, já que com três bits por célula temos agora 8 estados possíveis (000, 001, 010, 100, 011, 101, 110 e 111) e uma graduação de tensões ainda mais estreita, levando o controlador a precisar descartar as células depois de poucos ciclos.
Além da questão da durabilidade, o uso de mais estados torna as operações de leitura e gravação mais demoradas no MLC e TLC, pois o controlador precisa aplicar ou checar a tensão por mais tempo para se certificar de qual é o bit armazenado. No caso das operações de escrita isso contribui para acentuar ainda mais o desgaste da camada de óxido de silício a cada operação, já que a operação de escrita dura mais tempo, gerando mais dano à célula.
