blank blank

Chips com encapsulamento 3D: o futuro da computação

Chips com encapsulamento 3D: o futuro da computação

Hoje em dia muito se fala em 3D. Além das TVs e monitores, temos também transístores 3D e agora até mesmo chips com encapsulamento 3D.

Apesar do “3D” sugerir alguma jogada barata de marketing, o encapsulamento 3D é uma tecnologia que promete oferecer uma redução significativa no tamanho e também no consumo elétrico dos eletrônicos do futuro, sobretudo em dispositivos já bastante econômicos, como no caso dos smartphones e tablets.

A mudança não está nos chips propriamente ditos, mas sim na forma como eles se comunicam e são encapsulados. Atualmente, cada chip é uma entidade separada e trilhas na placa mãe cuidam da comunicação entre eles. Dado o grande volume delas, as trilhas de qualquer placa-mãe são algo complexo de se projetar e o tráfego de dados através delas fazem com que muita energia seja desperdiçada na forma de calor. Esta é uma perda que não é tão noticiável em desktops (já que neles o consumo de componentes como o processador e a GPU respondem pela maior parte), mas em smartphones e tablets ela chega a responder por um quarto ou mais do consumo total.

Entra em cena então o chip stacking, que permite desenvolver chips com várias camadas, incluindo não apenas múltiplos processadores, SoCs e GPUs, mas também memória RAM e Flash e até mesmo transmissores Wi-Fi ou 3G, permitindo colocar sistemas inteiros em um único chip:

 

Mais do que a miniaturização, essa técnica permite reduzir o consumo elétrico total do equipamento (reduzindo o comprimento das trilhas) além de possibilitar o uso de barramentos mais largos, já que o sinal precisará percorrer uma distância muito menor e existe a possibilidade de usar um número maior de trilhas. Naturalmente, o processo não faz muito em relação ao resfriamento dos chips, por isso ele não seria tão útil no caso de um Core i7, por exemplo, mas no caso de chips de baixo consumo usados em smartphones e outros portáteis, o resfriamento não é um problema tão pronunciado e os avanços em relação à redução no consumo se sobressaem.

Embora a Intel ainda não venha falando muito no assunto, a Applied Materials (a empresa que produz o maquinário de litografia para a TSMC e outras gigantes do setor), juntamente com o IME anunciaram a abertura de um laboratório de encapsulamento de chips em 3D em Singapura, destinado a servir como um espaço de testes para empresas como a TSMC e a Samsung, que têm interesse em usar a tecnologia em seus produtos.

Segundo a Applied Materials, o uso da técnica permite atingir uma redução de até 50% no consumo elétrico em alguns cenários, o que é muito mais do que se obteve com a migração dos 32nm para os 22nm, e a um custo muito mais baixo. Com o esgotamento das possibilidades em relação à miniaturização dos transistores, ganhos relacionados ao uso mais racional dos recursos se tornarão norma. 

Sobre o Autor

Redes Sociais:

Deixe seu comentário