Micron integra controlador ECC em próxima geração de memória flash

Mover a produção de memórias flash NAND para processos mais miniaturizados é certamente o melhor meio de baixar os preços dos SSDs, visto que permite poupar matéria-prima, por espremer cada vez mais dados no mesmo wafer. É esperado que a próxima geração de SSDs use chips NAND baseados na tecnologia de 25 nm, e como era de se esperar, existem alguns desafios ligados à esta mudança.

Como detalhado em um artigo da AdandTech, as taxas de erros e a baixa resistência do Flash aumentam proporcionalmente à redução do tamanho de cada célula. O avanço dos 50 nm para os 34 nm, por exemplo, diminuiu o tempo de vida útil de 10 mil ciclos de leitura/escrita para somente 5 mil, e os novíssimos chips de 25 nm suportam apenas 3 mil. Aparentemente não há soluções que aumentem estes ciclos, deixando na mãos dos controladores métodos de se amenizar esses efeitos.

Além de durarem menos que os antecessores de 34 nm, os chips flash de 25 nm também terão maiores taxas de erros. E ao invés de exigir que os fabricantes combatam este problema pelo controlador, a Micron introduziu uma família de chips chamada ClearNAND, que integram um motor ECC de 24 bits. Os chips em si aparecem como dispositivos flash padrão, tornando a correção de erros transparente para o controlador.

Dois tipos de ClearNAND estarão disponíveis: uma versão padrão com 4 vias e taxa de transferência de 50 MT/s, e um derivado mais avançado, de 16 vias e 200 MT/s. O primeiro estará disponível em capacidade de 8 a 32 GB, e o segundo inicia aos 16 GB e vai até os 64 GB. É esperado que o ClearNAND apareça em muitos dos SSDs de próxima geração.